### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-015409

(43) Date of publication of application: 23.01.1986

(51)Int.CI.

H03H 7/07

(21)Application number: 59-135637

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

29.06.1984


(72)Inventor: NISHIMURA SEIICHI


#### (54) TRAP CIRCUIT

(57)Abstract:

PURPOSE: To improve characteristics at the outside of pass band by constituting one side of a bridge Y of a parallel circuit comprising a capacitor and an inductance element.

CONSTITUTION: In constituting one side of a bridge T of a trap circuit of a parallel circuit comprising a capacitor 12 and an inductance element 10, since an impedance Za[R] and -jZa[I] of one side are expressed respectively by equations I, II, then a Z'3 is expressed by an equation III by applying ? →Y conversion to the trap circuit and representing it by impedance Z'1 ~ Z'4, and Z'4 is expressed by an equation IV. Since the impedances Za[R] depends largely on a frequency, the value of each element is decided so as to satisfy the maximum attenuation condition r16=Za[R]/4 of the trap circuit and each constant is decided so as to set the imaginary term to zero with the maximum impedance Za[R] and the said condition, then the characteristic of the outside of pass band is improved.





### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

# (12) 公開特許公報 (A) (11) 特許出願公開番号

特開昭61-15409

(43) 公開日 昭和61年 (1986) 1月23日

(51) Int. Cl. 5

識別記号 庁内整理番号

FΙ

技術表示箇所

H 0 3 H 7/07

審査請求

(71)出願人 999999999

松下電器産業株式会社

(全4頁)

(22) 出願日

(21) 出願番号

昭和59年(1984)6月29日

特願昭59-135637

(72) 発明者

(54) 【発明の名称】トラツプ回路

(57) 【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

(2)

2

### 【特許請求の範囲】

ブリッジT型の一辺のインピーダンス素子を、コンデンサとインダクタンス素子との並列回路で構成したトラップ回路。

3

98日本国特許庁(JP)

10 特許出願公開

### @ 公開特許公報(A) 昭61-15409

@Int\_Cl\_4

識別記号

广内整理番号

❷公開 昭和61年(1986)1月23日

H 03 H 7/07

7328-5J

審査請求 未請求 発明の数 1 (全4頁)

◎発明の名称 トラップ回路

❷特 顧 昭59-135637

❷出 顧 昭59(1984)6月29日

門真市大字門真1006番地 松下電器產業株式会社内

門真市大字門真1006番地

砂代 理 人 弁理士 中尾 敏男 外1名

男 細 書

1、発明の名称

トラップ回路

2、特許請求の範囲

ブリッジで型の一辺のインピーダンス楽子を、 コンデンサとインダクタンス楽子との並列回路で 構成したトラップ回路。

3、発明の詳細な説明

産業上の利用分野

本発明はテレビジョン受象機等に使用され、フィルター等の帝域外特性を改善するためのトラップ回路に関するものである。

従来例の構成とその問題点

一般にこの種のトラップ回路においては、第1 図に示すよりにインピーダンス案子 2m, 2b, 2c を Δ結鎖し、ぞしてインピーダンス案子 2m とインピーダンス案子 2b との接続部を信号入力側と するとともに、インピーダンス案子 2m とインピーダンス案子 2c との接続部を信号出力側とし、インピーダンス案子 2b とインピーダンス案子 2c との接続部をインピーダンス来子 Zd を介して接地した回路構成であった。

また、テレビジョン受像機等に使用されるトラップ回路においては、具体的には第2図に示すように構成されていた。すをわち、インピーダンス来子 2 a として抵抗1を使用し、インピーダンス来子 2 b・2 o としてコンデンサ2 a を使用し、そして、インピーダンス来子 2 a としてインダクタンス素子 4 を使用した回路構成であった。

ことで、この第2図に示すトラップ回路のインピーダンス案子 Za, Zb, Zc に対応する Δ 結 線 部分を I 結縁に変換すると、第3図に示すよう を等価回路で扱わすことができる。第3図において、I はインダクタンス案子 L の表皮効果を含めた 実効内部抵抗である。また、トラップの裁資量、 周波数 - レスポンス 特性は、 出力側の負荷インピーダンスが十分に大きいと考えて、 接地されるインピーダンスのみを考慮すればよい。

ナなわち、第2図のトラップ回路において、抵抗1をB、コンデンサ2,3をCとすれば、第3

持機昭61- 15409(2)

6

図のインピーダンス素子25 は次式のようになる。

との(1)式を実数項23円、虚数項23円に分けると.

$$z_3(I) = -1 \frac{\frac{2}{\omega C}}{\omega^2 C^2 R^2 + 4} \dots \dots \dots (2)$$

となる。

\*\*\* また、2。と L , r との総合インピーダンスを 2。とすると、

2. = 2. (4) + r + 2. (I) + J \*\* 1 \*\* ... (4) となる。との 2. の虚数項 = 0 の時が共振局故数 となり、次式で求められる。

また、 $Z_4$  (0) + r = O O 時代、最大武変値を 得ることができる。

$$r = \frac{R}{\omega^2 C^2 R^2 + 4} \dots \dots \dots \dots (6)$$

ととて、ω² C² B² << 4となるように各定数となるように各定数を設定すれば、例式は

$$x = \frac{R}{4} \qquad \cdots \cdots \qquad (7)$$

となり、この切式よりですは

$$2_3 = + \frac{R}{4} - j \frac{1}{2 \otimes C}$$
 ..... (8)

とみなすことができ、る。は、

 $Z_A = (-\frac{R}{4} + r) + J \left( \omega L - \frac{1}{2\omega C} \right)$  ……… (5) となる。なか、実数項は  $r = \frac{R}{4}$  の条件を満足しているため、周波数に関係なく、のとみなすことができ、 $Z_A$  を図示すれば第4因のような従来のプリッジ下型のトラップ回路の特性となる。この回路での減衰点は、 $f_0$  一つであり、第6図のようにG 点の減衰量が不足する場合が多々発生する。第6図8 はローパスフィルターのみの特性例、第

5図りは4のローパスフィルターに従来のトラップ回路を追加した特性例、第6図のは不要符城部分のハネ蒸り、第6図のは要望特性である。また、第2図に示す通り、抵抗で構成されているため、通過帝城内でも損失があり、これを無視できない場合も多い。

#### 発明の目的

本発明はこのような従来の欠点を除去するもので、 部品点数の増加を最小におさえ通過帯線外等 性の改善を行なうととを目的とするものである。

#### 発明の構成

との目的を達成するために本発明は、ブリッジ す型の一辺のインピーダンス素子を、コンデンサ とインダクタンス素子との並列回路で構成したも のである。

#### 実施例の説明

以下、本発明について、第6図~第13図の図 町を用いて説明する。

第6図に本発明の一実施例によるトラップ回路を示し、第7図にその等価回路を示しており、図

において、10,11はインダクタンス案子、
12,13,14はコンデンサ、15はインダク
タンス案子10の表皮効果を含めた実効抵抗、
16はインダクタンス案子110実効抵抗である。

第7図の $L_{10}$ ,  $r_{15}$ ,  $C_{12}$  のインピーダンスは下式のよりに示される。

$$\mathbf{Z}_{A} = \frac{-\mathbf{j} \frac{1}{\omega C_{12}} \left( \mathbf{r}_{15} + \mathbf{j} \omega \mathbf{L}_{10} \right)}{\left( \mathbf{r}_{15} + \mathbf{j} \omega \mathbf{L}_{10} \right) - \mathbf{j} \frac{1}{\omega C_{12}}}$$

$$= \frac{L_{10} r_{15}}{C_{12}} - \frac{r_{15}}{\omega C_{12}} \left(\omega L_{10} - \frac{1}{\omega C_{12}}\right)$$

$$= \frac{r_{15}^2 + (\omega L_{10} - \frac{1}{\omega C_{12}})^2}{\sigma^2}$$

### 特員昭61- 15489 (3)

$$\frac{1}{\frac{L_{10}}{C_{12}}(\omega L_{10} - \frac{1}{\omega C_{12}}) + \frac{r^2_{15}}{\omega C_{12}}}{\frac{1}{\sigma^2_{75}} + (\omega L_{10} - \frac{1}{\omega C_{12}})^2}$$

これより,

$$Z_{R}(R) = \frac{\frac{L_{10} \ r_{15}}{G_{12}} - \frac{r_{15}}{\omega G_{12}} \left(\omega L_{10} - \frac{1}{\omega G_{12}}\right)}{r_{15}^{2} + \left(\omega L_{10} - \frac{1}{\omega G_{12}}\right)^{2} \cdots (10)}$$

$$-J Z_{8}(1) = \frac{\frac{L_{10}}{C_{12}} \left( \omega L_{10} - \frac{1}{\omega C_{12}} \right) + \frac{r_{13}^{2}}{\omega C_{12}}}{r_{15}^{2} + \left( \omega L_{10} - \frac{1}{\omega C_{12}} \right)^{2}} \cdots \cdots (11)$$

とれより、第8図のZoは、

$$Z'_{S} = -\frac{Z_{R}(R) - jZ_{R}(I)}{4} - j\frac{1}{2\omega C}$$
.......(12)

는 차 첫 , 
$$z_4'$$
 (건,  $z_4' = (-\frac{z_a(R)}{4} + r_{14}) + j \{ \frac{z_a(I)}{4} + (\omega L_{ij} - \frac{1}{2\omega G}) \}$ 

とたる

第9 図は(1 0)式を図示したものである。 cont = 2a(R) + tot = 1 により大きく変化するので、プリッジ tot = 2a(R) を満足するようにfot = 1 を満足するようにfot = 1 を満足する。

第10図は(1 3)式の虚数部の各項を図示した ものであり、 $f_{01}$ ,  $f_{02}$  で虚数項がのになるため、  $f_{01}$ でブリッジエ型のトラップ点、 $f_{02}$ で $L_{10}$ ,  $r_{15}$ ,  $G_{12}$ のトラップ点が構成できる。

実数等、虚骸部共化上配条件を満足するよう各定数を設定すれば、第11回に示すような特性となる。さらに、通過帯域内の Z<sub>B</sub>(R)部のインピーダンスは帯域外のインピーダンスより小さいため、トラップによる通過帯域内の損失は第2回の構成より小さくなる。

第12図化本発明のトラップ自路とローパスフィルターとを組み合わせた特性例を示す。第12 図は $f_{01} < f_{02}$ の場合であるが、 $f_{01} > f_{02}$  の

場合も阿様の手順をふめば実現できる。

第13図に特性例を示す。

発明の効果

以上のよう化本発明によれば、通過帯域外特性 を改善することができる。


#### 4、図面の簡単な説明

第1図は一般のトラップ回路を示す回路図、第2図は従来のトラップ回路を示す回路図、第3図は第2図の回路を△→「変換した時の回路図、第4図,第6図は同回路の特性図、第6図は本発明の一実施例によるトラップ回路を示す回路図、第7図は同等値回路図、第8図は同回路を△→「変換した時の回路図、第8図~第11図はそれぞれ同回路の特性図、第12図⇒よび第13図はそれぞれ本発明の回路をローバスフィルターと組合せた場合の回路の特性図である。


10……インダクタンス素子、12……コンデ ンサ。

代理人O氏名 弁理士 中 尾 敏 男 径か1名


第 1 图.



第 2 図




第 3 図




## 特別等61- 15409(4)

23 4 52




第 7 図


(6)




第 5 図




第 8 図




25 9 f







第10図



第13日



# 1 Î EÎ



--56 --